丁丁打折网 - 网友优惠券分享网站,有688999个用户

京东优惠券 小米有品优惠券

当前位置 : 首页>电脑数码>JEDEC正式批准SPHBM4标准:I/O引脚砍至1/4、速度翻4倍

JEDEC正式批准SPHBM4标准:I/O引脚砍至1/4、速度翻4倍

类别:电脑数码 发布时间:2026-06-23 12:55

6月23日消息,国际半导体标准化组织JEDEC近日正式批准了SPHBM4(Standard Package High Bandwidth Memory 4)标准。

该标准旨在解决HBM成本持续攀升和先进封装供应紧张的问题,通过将I/O数据引脚数量压缩至原先的1/4、信号速度提升4倍,在标准封装结构下实现与HBM4相当的性能水平。

JEDEC正式批准SPHBM4标准:I/O引脚砍至1/5、速度翻4倍

SPHBM4保留了与HBM4完全相同的DRAM堆叠架构,核心差异在于接口基础裸片的设计优化,可直接搭载于标准有机基板,而非传统HBM4依赖的昂贵硅中介层。

标准HBM4接口拥有2048个数据信号引脚,SPHBM4将其减少至512个,通过4:1串行化技术使单引脚带宽达到HBM4的4倍,从而在引脚数大幅减少的情况下维持相同的总吞吐量。

SPHBM4的连接距离也得到优化,主机计算裸片与内存之间的最大连接距离扩展至20毫米,有助于改善封装内部的散热管理。

业内人士指出,SPHBM4使HBM级内存能够更经济地部署于大型封装中,随着SPHBM4普及,玻璃基板的应用价值有望同步提升。

该标准由JEDEC DRAM存储器小组委员会讨论后最终获批。三星电子、SK海力士等存储企业是否跟进推出相关产品,以及台积电、英伟达等企业是否采用,将决定该标准能否真正改变行业格局。

业界分析认为,SPHBM4的商业化落地仍需观察,但标准的正式获批为降低AI算力基础设施成本开辟了新的技术路径。

JEDEC正式批准SPHBM4标准:I/O引脚砍至1/5、速度翻4倍

丁丁打折网©版权所有,未经许可严禁复制或镜像 ICP证: 湘ICP备2023003002号-11

Powered by 丁丁打折网本站为非营利性网站,本站内容均来自网络转载或网友提供,如有侵权或夸大不实请及时联系我们删除!本站不承担任何争议和法律责任!
技术支持:丁丁网 dddazhe@hotmail.com & 2010-2020 All rights reserved