破解存储堆叠空间限制！新工艺将高带宽存储器集成密度提升4倍

7月14消息，据媒体报道，韩国工业技术研究所与浦项科技大学的联合研究团队近日开发出一项新型半导体堆叠工艺，能够在稳定状态下堆叠超过10层超薄芯片，实现约4倍于商用高带宽存储器（HBM）的集成密度。

这一突破为缓解人工智能（AI）面临的存储瓶颈提供了新的技术路径。相关成果发表于最新一期《工程成果》杂志。

当前，以ChatGPT、图像生成AI和自动驾驶为代表的智能服务，均依赖海量数据的高速处理。为持续提升AI芯片性能，研究人员正从传统的横向扩展转向垂直堆叠——类似土地紧缺时以高楼取代平房。

HBM正是通过多层存储芯片垂直堆叠来实现更高带宽。然而，当芯片厚度减至数十微米、比发丝更细时，多层堆叠极易引发弯曲、翘曲甚至断裂，且层数越多，工艺难度呈指数级上升。

针对这一难题，团队创新地将转移印刷与原位黏合两种技术融合于同一工艺平台。前者负责将超薄芯片精准放置到预定位置，后者则在转移过程中同步完成芯片间的键合，使得转移、定位和电气互联一气呵成，大幅简化了传统多步流程。

为验证新工艺，团队制备了厚度仅约14微米的超薄硅芯片，每片均集成垂直电信号通路和横向再分布布线，结构高度适配多层集成。在低于180℃、低于2万帕斯卡的温和条件下，团队成功堆叠了10余层芯片。

实验结果令人瞩目：即便多次堆叠，层间对准误差依然极小，结构翘曲得到显著抑制；在同样的垂直空间内，可堆叠的芯片层数约为传统12层HBM结构的4倍，集成密度实现跨越式提升。

这项技术若成功商业化，将极大提高单位空间内的芯片集成度，显著增强AI半导体的计算与存储性能，有望成为未来高性能AI芯片及下一代存储系统的核心基础工艺。

此外，该方案还可推广至基于小芯片的异构集成、以及微型LED显示器等新兴领域，展现出广泛的应用潜力。