7月23日消息,在Advancing AI 2026大会正式开幕前几个小时,AMD已在旧金山会场外挂出巨幅横幅,展示了基于Zen 6架构的EPYC Venice旗舰处理器,还有博主现场拍摄了这颗芯片。
EPYC Venice拥有256核512线程,是首批进入台积电2nm工艺量产的HPC产品,采用8颗大型计算芯粒(CCD)加2颗更大尺寸I/O芯粒的封装方案。


每颗CCD内含32个核心,分为两个16核复合体,居中的两颗I/O芯片面积可观,集成了PCIe 6.0、UCIe、DDR5等多项控制器。
工艺方面,Venice是台积电2nm工艺首个进入量产爬坡的HPC芯片,2nm节点从FinFET转向GAA晶体管架构,在同等功耗下性能提升10-15%,同等性能下功耗降低25-30%,晶体管密度提升最高15%。AMD曾表示Venice相比前代实现超过70%的性能与能效提升,线程密度增加超过30%。

这颗芯片面向的正是Agentic AI和强化学习工作负载带来的CPU需求暴涨。AMD将Venice封装进Helios AI机架,直接对标NVIDIA日前发布的Vera Rubin NVL72机架方案。
NVIDIA的Vera CPU基于自研Arm IP,拥有88核176线程,两者在AI数据中心的CPU角色上形成正面交锋。
AMD公布的早期基准测试显示,第五代Turin(Zen 5)已经领先NVIDIA的Vera,而第六代Venice(Zen 6)的优势更为显著,在相近功耗下提供更高性能和更优TCO。



丁丁打折网©版权所有,未经许可严禁复制或镜像 ICP证: 湘ICP备2023003002号-11
Powered by 丁丁打折网本站为非营利性网站,本站内容均来自网络转载或网友提供,如有侵权或夸大不实请及时联系我们删除!本站不承担任何争议和法律责任!
技术支持:丁丁网 dddazhe@hotmail.com & 2010-2020 All
rights reserved